<address id="rhpjn"><nobr id="rhpjn"></nobr></address>

      <form id="rhpjn"></form>
        <form id="rhpjn"></form>

              <form id="rhpjn"></form>

               
              设为首页
                联系我们
                English

              网站首页       PCB设计       PCB加工       新闻中心        设计流程         案例展示      人才招聘        业务联系

               
                        外包话题
                        客服中心

              电话:021-60514130
              邮箱:yq@yqpcb.com
              地址:上海市浦东新区金港路333号619
              邮编:201206

                我的位置:技术文章

                                                        消除信号反射的匹配方式介绍
                              
              (作者:上海延清电子)

                 在高速PCB设计中,信号的反射将给PCB的设计质量带来很大的负面影响,而要减轻反射信号的负面影响,有三种方式:
                 1),降低系统频率从而加大信号的上升与下降时间,使信号在加到传输线上前,前一个信号的反射达到稳定;
                 2),缩短PCB走线长度使反射在最短时间内达到稳定;
                 3),采用阻抗匹配方案消除反射;
               
               在高速系统设计中,第1种是不可能的,而第2种也是不实际的,通常要缩短PCB布线长度,可能需要增加布线层数、增加过孔数,从而得不偿失,那么第3种是最好的方法,常用的阻匹配方式有以下几种:
               

                1.源端串联匹配   
                源端串联匹配就是在输出BUFFER上串接一个电阻,使BUFFER的输出阻抗与传输线阻抗一致;此电阻在PCB设计时应尽量靠近输出BUFFER放置 ,常用的值为:33殴姆。
                对于TTL或CMOS驱动,信号在逻辑高及低状态时均具有不同的输出阻抗,而一些负载器件可能具有不同的输入输出阻抗,不能简单的得知,所以在使用串联端 接匹配时,在具有输入输出阻抗不一致的条件下,可能不是最佳的选择;在布线终端上存在集总线型负载或单一元件时,串联匹配是最佳的选择;
              串联电阻的大小由下式决定:
                                     R=ZO-R0     ZO--传输线阻抗     R0--BUFFER输出阻抗
                串联匹配的优点:提供较慢的上升时间,减少反系量,产生更小的EMI,从而降低过冲,增加信号的传输质量;
                串联匹配的缺点:当TTL/CMOS出现在同一网络上时,在驱动分布负载时,通常不能使用串联匹配方式。

                2.终端并联匹配 
                由在走线路径上的某一端连接单个电阻构成,这个电阻的阻值必须等于传输线所要求的电阻值,电阻的另一端接电源或地;简单的并联匹配很少用于CMOS与TTL设计中;
               并联匹配的优点:可用于分布负载,并能够全部吸收传输波以消除反射;
               并联匹配的缺点:需额外增加电路的功耗,会降低噪声容限。
                3.戴维南匹配  
                            Vref=R2/(R1+R2)
              ·V 
                                  Vref--输入负载所要求的电压
                                  V--电压源     R1---上拉电阻  R2--下拉电阻
                当R1=R2时,对高低逻辑的驱动要求均是相同的,对有些逻辑系列可能不能接受;
                当R1>R2时,逻辑低对电流的要求比逻辑高大,这种情况对TTL与COMS器件是不能工作的;
                当R1<R2时,这种对大多数的设计比较合适;
               
              戴维南匹配的优点: 能够全部吸收传输波以消除反射,尤其适合用于总线使用;
                戴维南匹配的缺点:需额外增加电路的功耗,会降低噪声容限;

                4.RC网络匹配  
                端接电阻应该等于传输线的阻抗Z0,而电容一般非常小(20PF--600PF);RC网络的时间常数必须大于两倍的信号传输延时时间;
                RC端接匹配的优点:可在分布负载及总线布线中使用,它完全吸收发送波,可以消除反射,并且具有很低的直流功率损耗;
                RC端接的缺点:它将使非常高速的信号速率降低,RC电路的时间常数选择不好会导致电路存在反射,对于高频、快速上升的信号应多加注意。

                5.二极管匹配
                二极管匹配方式常用于差分或成对网络上,采用二极管匹配会使其负载变成非线性,可能会增加EMI的问题。
               
              各种匹配方式的特征如下表所示:
               

              终端类型 元件数 延时情况 电源要求 元件值 备注
              并联 1 R=Z0 功耗很大
              戴维南 2 R=2Z0  
              RC 2 R=Z0,C很小  
              二极管 2 根据电源电压宝  

                                                                文章来源:上海延清电子科技


                                            English Version   |    PCB业务范围   |   设计流程   |   联系我们   |   上海交通   |   PCB培训  |   技术团队   | 新闻中心
                                                                                             PCB设计门户 |上海延清电子科技开发有限公司| 版权所有
                                                                                 请以 IE5.0 以上版本 800 * 600 浏览本站如有任何问题请与网站管理员联系

               

              tt官网 <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <文本链> <文本链> <文本链> <文本链> <文本链> <文本链>